25 нм: кто меньше?

Американские ученые нашли способ существенно уменьшить размер микросхем

• Ученые из Массачусетского технологического института (MIT) нашли способ с помощью нанотехнологий существенно уменьшить размеры компьютерных микросхем. Такие схемы будут дешевле и мощнее существующих.

Новая технология даст возможность производить микросхемы с размером элементов в 25 нм. Это большой шаг вперед, если вспомнить, что только в прошлом году компания Intel перешла с 65-нм технологического процесса на 45-нм процесс. 32-нм процессоры в Intel планируют выпустить в 2009 году. А 25 нм – это еще на одну ступень ниже.

«Задача заключается в создании еще меньших элементов, – пояснил научный сотрудник MIT Ральф Хейльманн. – Ядро интегральной микросхемы состоит из цепей и транзисторов – чем меньше они по размеру, тем быстрее они работают и тем большее число их можно разместить на одной схеме. Уменьшение позволяет одновременно сделать их и быстрее, и дешевле».

Институт запатентовал данный способ и, по словам Хейльманна, некоторые производители (он не уточнил, кто именно) уже проявляют к нему интерес.

Пошли другим путем

В технологии применяется наноуровневая литография, позволяющая нанести на микросхему еще более мелкую сеть линий, из которых складываются цепи схемы. В традиционном методе оптической литографии для переноса шаблона сетки на схему используется свет. Чтобы расположить линии сетки ближе друг к другу, производители микросхем пытались использовать более короткие длины волн.

«Но у этого метода тоже есть свои пределы», – пояснил Хейльманн.

Исследователи из MIT пошли по другому пути. Вначале они с помощью длинноволнового света наносят на схему сетку с масштабом 200 нм. А затем тот же самый шаблон просто немного сдвигается, по нему наносятся новые линии, а пространство между ними делится пополам. Процесс повторяется несколько раз, и масштаб сетки доводится до 25 нм.

• Такой способ позволяет в четыре раза повысить плотность расположения линий шаблона и разместить на схеме в четыре раза больше элементов – проводников, транзисторов и так далее.

Ускорение вместе с уменьшением

«Одновременное ускорение работы схемы и уменьшение ее размеров дает большой скачок производительности, – заявил главный аналитик фирмы Gabriel Consulting Group Дэн Олдс. – С точки зрения стоимости и результатов этот способ уменьшения масштабов схем за пределы 32 нм работает вроде бы неплохо… и это очень интересная разработка с далеко идущими последствиями. Главное, что их метод работает на переднем крае производительности – менее 45 нм,а не просто удешевляет производство устаревших микросхем».

• По мнению Хейльманна, данный процесс можно адаптировать и к производству схем с масштабом менее 25 нм. «Такая возможность, безусловно, есть», – заявил он.

Работа над проектом велась в Лаборатории космических нанотехнологий Института астрофизики и исследований космоса им. Кавли Массачусетского технологического института. Финансовую поддержку работе оказали NASA и Национальный научный фонд (National Science Foundation).

Шэрон Годин

http://www.osp.ru/…/27/5228795/